AI 服務(wù)器作為算力基礎(chǔ)設(shè)施的核心載體，與算力之間存在緊密的協(xié)同增長關(guān)系。AI 服務(wù)器的核心器件包括 CPU、GPU、FPGA、NPU、存儲器等芯片，以及PCB高速連接器等。

AI的爆發(fā)式增長正引發(fā)數(shù)據(jù)傳輸技術(shù)的根本性變革，銅互連因其低成本和低功耗優(yōu)勢在短距離連接中份額提升，同時爆發(fā)式增長對PCB銅互連技術(shù)帶來了挑戰(zhàn)。由銅互連帶來的信號衰減、串?dāng)_、電磁、熱、力等問題逐漸成為AI服務(wù)器發(fā)展的技術(shù)瓶頸之一。 

圖1 傳輸速率的變化

插損是表征PCB信號完整性的最關(guān)鍵指標(biāo)之一。高速信號的傳輸損耗主要由導(dǎo)體損耗和介質(zhì)損耗構(gòu)成。目前，板材的介質(zhì)損耗提升趨勢明顯放緩，而由銅箔帶來的導(dǎo)體損耗占據(jù)了主導(dǎo)。因此，隨著PCB傳輸速率的提高，降低銅箔導(dǎo)體損耗具有重要的研究意義和經(jīng)濟(jì)價值。

圖2 電信號在傳輸路徑上信號不斷衰減

導(dǎo)體損耗由導(dǎo)體的非理想性質(zhì)引起，主要由直流損耗和交流損耗組成。直流損耗的核心決定因素來自銅箔的直流電阻，因此，凡是能增大銅箔直流電阻的因素都應(yīng)該避免。比如，增加銅箔厚度是降低直流損耗最有效、最直接的方法，但會增加PCB成本和重量；金屬的純度以及內(nèi)部晶體缺陷等都會影響導(dǎo)體的體電阻率，因此，在高密互連的應(yīng)用場景下，銅箔的純度和晶內(nèi)結(jié)構(gòu)調(diào)控顯得尤為重要。對于銅箔的交流損耗，重點(diǎn)需要關(guān)注趨膚效應(yīng)問題。高頻電流傾向于集中在導(dǎo)體表面流動，電流密度從表面向內(nèi)部呈指數(shù)衰減。趨膚深度隨頻率升高而急劇減小。當(dāng)銅箔厚度遠(yuǎn)大于趨膚深度時，電流僅利用表面薄層，有效導(dǎo)電截面積大幅減小，電阻顯著升高，損耗劇增。這是高頻交流損耗的根本物理原因。表面粗糙度效應(yīng)在高頻下（尤其當(dāng)粗糙度尺度接近或大于趨膚深度時）會顯著放大趨膚效應(yīng)帶來的損耗，是導(dǎo)致實(shí)際PCB傳輸線損耗遠(yuǎn)大于理想光滑導(dǎo)體計算值的主要因素。雖然趨膚效應(yīng)主導(dǎo)高頻電阻，但體電阻率仍是基礎(chǔ)。更高的體電阻率意味著趨膚層內(nèi)的材料本身導(dǎo)電性更差，損耗更高。此外，小晶粒意味著更多晶界，高頻下電子在微小趨膚層內(nèi)運(yùn)動時，晶界散射增強(qiáng)，同樣會增加導(dǎo)體電阻。

 基于上述考慮，提出降低銅箔損耗的研發(fā)策略如下：

（1）開發(fā)低粗度銅箔。難點(diǎn)：粗糙度降低到趨膚深度以下的銅箔如何與低極性樹脂保持高的剝離力。研發(fā)重點(diǎn)：銅箔表面有機(jī)化改性。結(jié)合下游樹脂，改性銅箔表面能，強(qiáng)化界面化學(xué)鍵合作用，增強(qiáng)銅箔/樹脂界面結(jié)合。

（2）提高銅箔純度。難點(diǎn)：由于銅箔加工過程長、電解液成分復(fù)雜，容易在銅箔內(nèi)部引入雜質(zhì)。研發(fā)重點(diǎn)：針對電解銅箔，采用少/無添加劑的電解液，并保持凈化；針對壓延銅箔，需要提高鑄錠純度，少/不用合金化，提高加工車間潔凈度，防止壓延設(shè)備帶入雜質(zhì)。

（3）降低銅箔缺陷（晶界）。難點(diǎn)：電結(jié)晶易于形成細(xì)晶粒；壓延法容易引入位錯等加工缺陷。研發(fā)重點(diǎn)：銅箔粗晶化或者單晶化。但晶體結(jié)構(gòu)改變會影響力學(xué)、蝕刻等性能，需要上下游配合研發(fā)。

（4）提高銅箔表面導(dǎo)電性。難點(diǎn)：銅箔表面防氧化處理導(dǎo)致表面導(dǎo)電性變差。研發(fā)重點(diǎn)：銅箔表面減少異質(zhì)元素使用；使用高電導(dǎo)率金屬，如銀。

（5） Meta-conductor（超結(jié)構(gòu)導(dǎo)體）。主動調(diào)控電磁場分布來抑制趨膚效應(yīng)，減少損耗。研發(fā)難點(diǎn)：納米多層膜制造技術(shù)（層厚1-10 nm）、磁性層材料選擇及穩(wěn)定性。研發(fā)重點(diǎn)：納米多層電沉積技術(shù)。

圖3 超導(dǎo)材料的探索歷程